Optimierung von Networks-on-Chip mit Hilfe der dynamischen Rekonfiguration / von Alexander Logvinenko. 2014
Content
Kurzfassung
Inhaltsverzeichnis
Verzeichnis verwendeter Abkürzungen und Symbole
Einleitung
NoC im Vergleich zu Off-Chip Netzwerken
Network-on-Chip
Paketbasierter Verkehr
Vermittlungsart des Pakettransfers
Router
Vorgehensweise von Warteschlangen
Struktur und die Funktionsweise des Multistage-Interconnection Network
Network on Chip und Rekonfiguration
Rekonfigurationstechniken
Einleitung
Algorithmus des Netzwerkzerfalls und Synthese
Diskussion des Alpha+ und Alpha- Zerfalls
Ergebnisse der Rekonfiguration
Netzwerkberechnung
Stand der Forschung
Das analytische Modell für einen einzelnen Router mit unendlichen Eingangs-Warteschlangen und begrenzer Pufferlänge
Ein Versuch der Modellerweiterung auf die symmetrischen-MIN Strukturen
Simulator-Tool RecSim
Einleitung
Komponentenbasiertes Verbindungsnetz in RecSim
Generierung von 2k-MIN
Simulation und Rekonfiguration
Ergebnisse
Rekonfigurierbare Netzwerk-Architektur RecMIN
Untersuchung der Hardwarerealisierung
Einführung
Entwurf der Entity
Die Verwendeten FPGA-Architekturen
Organisation der Basiszellen bei EP2C15- und XC3S500E-FPGAs
Eingebettete Speicher
Ergebnisgewinnung
Leistungsaufnahme
Speichererkennung
IP-Core
Vergleiche und Ergebnisse
Rekonfigurationsalgorithmen
-Funktion
Allgemeine Anforderung an die Rekonfigurationsalgorithmen
Der -Algorithmus
Der Minimal-Queues-Algorithmus
Der Pattern-Identification-Algorithmus
Vergleich und Erläuterung der vorgeschlagenen Rekonfigurationsalgorithmen
Fazit und Ausblick
Pseudocode für Puffer-Speicher
Bedienungsanleitung in RecSim
Abkürzungsverzeichnis
Literaturverzeichnis